目录

存储器分类存储器的层次结构主存储器主存储器概述半导体存储芯片简介随机存取存储器( RAM )只读存储器（ROM）存储器与 CPU 的连接存储器的校验提高访存速度的措施高速缓冲存储器概述Cache-主存的地址映射和替换算法辅助存储器硬磁盘存储器软磁盘存储器光盘存储器

存储器分类

• 半导体存储器 TTL 、MOS 易失

• 磁表面存储器 磁头、载磁体 非易失

• 磁芯存储器 硬磁材料、环状元件 非易失

• 光盘存储器 激光、磁光材料 非易失

存储器的层次结构

主存储器

主存储器概述

• 存储容量：主存存放二进制代码的总位数

• 存储速度：
• 存取时间：存储器的访问时间，从存储器给出地址到得到稳定的数据输入输出的时间。 分为读出时间和写入时间
• 存取周期：连续两次独立的存储器操作（读或写）所需的最小间隔时间，读周期/写周期

• 存储器带宽：单位：位/秒

半导体存储芯片简介

• 线选法：





输入为4根线，一共16种组合，可以控制16行
读/写选通：对于输出还是读入

• 重合法：





使用XY对应一个地址，上图为32x32的大小

随机存取存储器( RAM )

• SRAM 静态随机存储器
静态存储单元是在静态触发器的基础上附加门控管而构成的。靠触发器的自保功能存储数据。SRAM存放的信息在不停电的情况下能长时间保留，状态稳定，不需外加刷新电路，从而简化了外部电路设计。但由于SRAM的基本存储电路中所含晶体管较多，故集成度较低，且功耗较大。
优点：速度快、使用简单、不需刷新、静态功耗极低；常用作Cache。
缺点：元件数多、集成度低、运行功耗大。

• DRAM动态随机存储器
DRAM利用电容存储电荷的原理保存信息，电路简单，集成度高。由于任何电容都存在漏电，因此，当电容存储有电荷时，过一段时间由于电容放电会导致电荷流失，使保存信息丢失。解决的办法是每隔一定时间（一般为2ms）须对DRAM进行读出和再写入，使原处于逻辑电平“l”的电容上所泄放的电荷又得到补充，原处于电平“0”的电容仍保持“0”，这个过程叫DRAM的刷新。
优点： 集成度远高于SRAM、功耗低，价格也低。
缺点：因需刷新而使外围电路复杂；刷新也使存取速度较SRAM慢，所以在计算机中，DRAM常用于作主存储器。（电脑内存条）

 

 

 

 

• 集中刷新（存取周期为0.5 ）以128 × 128 矩阵为例

• 分散刷新（存取周期为1 ）以128 × 128 矩阵为例

• 分散刷新与集中刷新相结合（异步刷新） （存取周期为0.5 ）以128 × 128 矩阵为例

只读存储器（ROM）

• 掩模 ROM ( MROM )：
行列选择线交叉处有 MOS 管为“1”，行列选择线交叉处无 MOS 管为“0”。在制造过程中，将资料以一特制光罩（mask）烧录于线路中，其资料内容在写入后就不能更改，又称为“光罩式只读内存”（mask ROM）。

• PROM（一次性编程）：
可编程程序只读存储器（Programmable ROM，PROM），内部有行列式的熔丝，是需要利用电流将其烧断，写入所需的资料，但仅能写录一次。 PROM在出厂时，存储的内容全为1，用户可以根据需要将其中的某些单元写入数据0， 以实现对其“编程”的目的。

• EPROM（多次编程）：
可抹除可编程只读存储器（Erasable Programmable Read Only Memory，EPROM）可利用高电压将资料编程写入，抹除时将线路曝光于紫外线下，则资料可被清空，并且可重复使用。通常在封装外壳上会预留一个石英透明窗以方便曝光。

• OTPROM：
一次编程只读存储器（One Time Programmable Read Only Memory，OTPROM）之写入原理同EPROM，但是为了节省成本，编程写入之后就不再抹除，因此不设置透明窗。

• EEPROM：
电子式可抹除可编程只读存储器（Electrically Erasable Programmable Read Only Memory，EEPROM）之运作原理类似EPROM，但是抹除的方式是使用高电场来完成，因此不需要透明窗。电可擦写、局部擦写、全部擦写

• Flash Memory (闪速型存储器)

存储器与 CPU 的连接

• 位扩展（增加存储字长）



将的地址线和两片芯片连接，表示当输入一个地址，向两个芯片传输地址， 表示8位，每次输入地址，两个芯片各自选出一个4位，两个一共8位，将它们的片选和读写线连接，表示同时有效

• 字扩展



两片1Kx8的芯片构成2Kx8的存储器，2Kx8需要11根地址线和8根数据线和一根片选线，将片选线连接作为第11根线，这样就可以选择其中的一篇芯片作为需要取数据的芯片。

• 字、位扩展

• 地址线的连接

• 数据线的连接

• 读/写命令线的连接

• 片选线的连接

• 合理选择存储芯片

• 其他 时序、负载

存储器的校验

• {000,001……,111}这样的代码集中，当一位出错不能发现，检0纠0

• {000,010,100,110}这样的代码集中，当任意个集合中的代码错误一位，可以检测出一位错误。例如出现001，可以表现出这个数字出现了错误。

• {000,011,101}这样的代码集中，当任意集合中的代码错误一位，可以检测出一位出错，纠正一位出错

• {0000,1111}可以检验出两位错，但是只能纠正一位错误

• {00000,11111}可以检测出两位错误，纠正两位错误

提高访存速度的措施

• 写入时可能会发生误写入，需要其他硬件的控制

• 数据非连续存储，浪费时间

• 高位交叉： 各个体并行工作





问题：代码按照局部性原理，某一个内存芯片可能被多次访问，而其他的内存芯片同一时间访问少
 

• 低位交叉： 各个体轮流编址





给每个存储体都加上译码电路
采用分离式通信的方式，当发出请求后，中断连接，存储体准备数据，CPU继续发出其他请求信号
 
在不改变存取周期的前提下，增加存储器的带宽



 
 





这样可以极大的提升CPU访问内存的速度

高速缓冲存储器

概述

• 为什么要有cache：



• 避免CPU“空等”的问题，缓解CPU 和主存（DRAM）的速度差异
• 依赖于程序访问的局部性原理
 

• 工作原理：
• 主存和缓存的编址
• 命中和不命中 缓存可以得到需要的数据就是命中，否则就是没有命中
• cache命中率



命中率与容量和块长有关，但是和块长并不是单一的线性关系，也就是说当块长到了一定的大小再变大，可能利用率会下降，因为容量没有变，块长越大，导致块数越小，cache块切换的频率也就越高，这样重复的覆盖导致命中率下降。 取出的块长和一个存取周期从主存调入的信息长度有关，低位多体交叉有利于一次取出的信息长度增加，且时间短
• cache和主存访问效率

• Cache 的基本结构

• cache读写操作

• Cache 的改进

Cache-主存的地址映射和替换算法

 

辅助存储器

 

硬磁盘存储器

• 固定磁头和移动磁头

• 可换盘和固盘

盘片由硬质铝合金材料制成

软磁盘存储器

光盘存储器